:: 2003³â 09¿ùÈ£

±¸Á¶È­ ASICÀÇ µµÀü, FPGA ½ÃÀå ¿ª°ø ³ª¼±´Ù

 

130nm ASIC(Application Specific IC) ¸¶½ºÅ© ¼¼Æ® ºñ¿ëÀÌ 60¸¸ ´Þ·¯ ÀÌ»óÀ¸·Î ÆøµîÇÏÀÚ ÀÌ¿¡ ´ëÇÑ ´ëüÁ¦·Î¼­ FPGA (Field Programmable Gate Array)°¡ Àα⸦ ¾ò°í ÀÖ´Ù. ÇÏÁö¸¸ ¸î °³¿ù Àü »õ·Î¿î ASICÀÌ ½ÃÀå¿¡ ¼±º¸À̸鼭 ÀÌ·¯ÇÑ ±¸µµ¿¡ º¯È­°¡ °¨ÁöµÇ°í ÀÖ´Ù: ASIC ·ÎÁ÷ÀÇ ¼º´ÉÀ» ¿ä±¸ÇÏ´Â IC ¼³°èÀڵ鿡°Ô º¸´Ù ¿ì¼öÇÑ ´ëü ±â¼úÀ» Á¦°øÇÒ »Ó¸¸ ¾Æ´Ï¶ó µ¿½Ã¿¡ FPGAÀÇ TTM(Time To Market)°ú À¯¿¬¼ºÀ» Áö´Ï°í ÀÖ´Â ±¸Á¶È­ ASICÀÌ ¹Ù·Î ±×°ÍÀÌ´Ù.

FPGA¿Í ±¸Á¶È­ ASICÀº µÎ °¡ÁöÀÇ ¼­·Î ´Ù¸¥ ¹æÇâ¿¡¼­ °í°´ÀÇ Æ¯º°ÇÑ ¿ä±¸¸¦ ÃæÁ·Çϱâ À§ÇØ ¡®¸ÂÃãÈ­ÇÒ ¼ö Àִ ǥÁØ ·ÎÁ÷ ¸¶½ºÅ©/µð¹ÙÀ̽º¡¯¶ó´Â ¸ñÇ¥·Î Á¢±ÙÇÏ°í ÀÖ´Ù. FPGAÀÇ ±âº» °³³äÀº ¼ÒÇÁÆ®¿þ¾î ÅøÀ» È°¿ëÇؼ­ »ç¿ëÀÚ°¡ ´Ù¾çÇÑ ¾ÖÇø®ÄÉÀ̼ǿ¡ ¸ÂÃç ÇÁ·Î±×·¡¹ÖÇÒ ¼ö ÀÖ´Â ÇϳªÀÇ È¸·Î¸¦ ¸¸µé ¼ö ÀÖµµ·Ï ÇÑ´Ù´Â °ÍÀÌ´Ù. µû¶ó¼­ ´ÜÁö ÇϳªÀÇ ¸¶½ºÅ© ¼¼Æ®¸é ÃæºÐÇÏ´Ù.

±¸Á¶È­ ASIC ¿ª½Ã µ¿ÀÏÇÑ Çϵå¿þ¾î ¹æÇâ¿¡¼­ °í°´ ƯÀ¯ÀÇ ¿ä±¸¸¦ ÃæÁ·ÇÒ ¼ö ÀÖµµ·Ï ¸ÂÃãÈ­ °¡´ÉÇÑ Ç¥ÁØÈ­µÈ ȸ·Î¶ó´Â µ¿ÀÏÇÑ ¸ñÇ¥·Î Á¢±ÙÇÏ°í ÀÖ´Ù. ¸Þ¸ð¸®, DSP °°Àº ±â´É ¼¿, »çÀü °Ë»çµÈ Ç¥ÁØ ·ÎÁ÷ ¼¿, ±×¸®°í ±âŸ IPÀÇ Ç¥ÁØ ÄÚ¾î´Â µ¿ÀÏÇÑ ¿þÀÌÆÛÀÇ ÃÖÃÊ ¸î °³ ·¹À̾ ±¸¼ºµÇ¾î ÀúÀåµÈ´Ù. ±×¸®°í ³ª¼­ °í°´ ƯÀ¯ÀÇ ·ÎÁ÷ÀÌ ÇØ´ç ¿þÀÌÆÛÀÇ »ó´Ü 1~3 ±Ý¼Ó ·¹À̾ ±¸¼ºµÈ´Ù.

FPGA ´ëºñ ÀåÁ¡

´ë¸¸ ÆĶóµ¥ÀÌ Å×Å©³î·ÎÁö(Faraday Technology)´Â ±¸Á¶È­ ASIC ¸¶½ºÅ© ¼­ºñ½ºÀÇ »ý»ê ¹× ¸¶ÄÉÆà ºÐ¾ß ¼±¹ß ¾÷ü Áß Çϳª´Ù. ÆĶóµ¥ÀÌ´Â 'Ç÷º½Ãºí ASIC'À¸·Î ºÒ¸®´Â 0.35~0.13 ¹ÌÅ©·Ð ¼öÁØÀÇ ASICÀ» °ø±ÞÇϱâ À§ÇÑ Á¦Á¶ ÆÄÆ®³Ê·Î UMC¸¦ È°¿ëÇÏ°í ÀÖ´Ù. Ç÷º½Ãºí ASIC ÄÚ¾î´Â 2,000~5¹é¸¸ ASIC °ÔÀÌÆ®·Î ÀÌ·ç¾îÁ® ÀÖÀ¸¸ç, ¾î·¹ÀÌ´Â 0.18 ¹ÌÅ©·Ð ·¹º§¿¡¼­ 250MHz ¿î¿µ ÁÖÆļö¸¦ Áö¿øÇÒ ¼ö ÀÖ´Ù. UMCÀÇ 0.13¹ÌÅ©·Ð °í¼Ó ÇÁ·Î¼¼½º¸¦ ÀÌ¿ëÇÒ °æ¿ì, ¿î¿µ ÁÖÆļö¸¦ 500MHz·Î ÁõÆø½ÃÅ°°Å³ª, 0.13¹ÌÅ©·Ð ÀúÀ¯Ãâ ÇÁ·Î¼¼½º¿¡¼­ 250MHz·Î ¶³¾î¶ß¸± ¼ö ÀÖ´Ù. ÄÚ¾î´Â ±âÁ¸ÀÇ ASIC ¼³°è Ç÷ο츦 ÀÌ¿ëÇϱ⠶§¹®¿¡ º°µµÀÇ CAD ÅøÀÌ ÇÊ¿äÄ¡ ¾Ê´Ù. ÆĶóµ¥ÀÌ Ç÷º½Ãºí ASIC ÇÁ·Î±×·¥ÀÇ ¿Õ ½® ½Ã(Wang Hsin-shih) ÇÁ·ÎÁ§Æ® Ã¥ÀÓÀÚ´Â "ÀϹÝÀûÀ¸·Î °í°´µéÀº »ó´Ü 2~3 ±Ý¼Ó ·¹À̾ À§ÇÑ ½ÅÇü ¸¶½ºÅ©¸¸À» »ç¿ëÇÏ¸é µÈ´Ù."°í ¸»Çß´Ù.

±¸Á¶È­ ASICÀº FPGA¿Í ºñ±³ÇÒ ¶§ ¸î °¡Áö ÀåÁ¡À» Á¦°øÇÑ´Ù. ¿Õ Ã¥ÀÓÀÚ´Â "FPGA¿Í ºñ±³ÇÒ ¶§ ±¸Á¶È­ ASICÀÇ ÃÖ´ë ÀåÁ¡Àº ¼º´É°ú ¼Óµµ"¶ó¸ç, "FPGA´Â ÀáÀçÀûÀ¸·Î ¸ðµç ±â´ÉÀ» ½ÇÇàÇÒ ¼ö ÀÖµµ·Ï ¼³°èµÇ±â ¶§¹®¿¡ ÀϹÝÀûÀ¸·Î FPGA´Â 10¹èÀÇ ¸éÀûÀ» °®°í¼­ ASIC ¼ÓµµÀÇ 10ºÐÀÇ 1ÀÇ ¼º´ÉÀ» ½ÇÇàÇÑ´Ù."°í ¼³¸íÇß´Ù.

±¸Á¶È­ ASICÀÇ ¶Ç ´Ù¸¥ ÀåÁ¡Àº ÄÚ¾î ·¹À̾ »çÀü °ËÁõµÈ ȸ·ÎÀ̱⠶§¹®¿¡ ±¸Á¶È­ ASICÀÌ ±âÁ¸ ASIC¿¡ ÇÊÀûÇÏ´Â ¼Óµµ¿¡¼­ ¿î¿µµÈ´Ù´Â Á¡ÀÌ´Ù. »Ó¸¸ ¾Æ´Ï¶ó ±¸Á¶È­ ASICÀº ¼¼Æ® À§Ä¡¿¡¼­ »çÀü °ËÁõµÈ ȸ·ÎÀ̱⠶§¹®¿¡ ¼³°èÀÚ°¡ ÄÚ¾î µð¹ÙÀ̽º »ó´Ü¿¡ È°¿ëÇÒ ¼ö ÀÖ´Â µ¶Æ¯ÇÑ ·ÎÁ÷ IP¸¦ º¸´Ù ºü¸¥ ½Ã°£¿¡ ¼³°èÇØ ³¾ ¼ö ÀÖ´Ù.

¿Õ Ã¥ÀÓÀÚ´Â "Á¦Á¶ºñ¿ë ¿ª½Ã »©³õÀ» ¼ö ¾ø´Â ÀåÁ¡"À̶ó¸ç, "°í°´ ´ç Ç÷º½Ãºí ASIC Ĩ ¿ø°¡´Â FPGA ĨÀÇ ºÒ°ú ¸î ºÐÀÇ 1 ¼öÁØÀÌ´Ù."¶ó°í °­Á¶Çß´Ù. ÀÌÀ¯´Â ¿©·¯ °¡ÁöÀÌ´Ù. Çϳª´Â FPGA¿Í ASIC ĨÀÇ Å©±â°¡ ´Ù¸£±â ¶§¹®ÀÌ°í ´Ù¸¥ Çϳª´Â ºñ½ÁÇÑ ¼º´ÉÀ» À¯ÁöÇÏ·Á¸é FPGA ĨÀº ±¸Á¶È­ ASICº¸´Ù ÀÛÀº ȸ·Î¼±ÆøÀ» »ç¿ëÇØ ÁÖ¾î¾ß ÇÑ´Ù´Â °ÍÀÌ´Ù.

¿Õ Ã¥ÀÓÀÚ´Â "FPGAÀÇ Å« Å©±â¿Í ´À¸° ¼Óµµ´Â FPGAÀÇ Áß´ëÇÑ °áÁ¡"À̶ó¸ç, "ÀÌ·¯ÇÑ Àå¾Ö¸¦ ±Øº¹ÇÏ´Â °¡Àå ¼Õ½¬¿î ¹æ¹ýÀº ¹Ì¼¼ °øÁ¤ÀÇ ´ÜÀ§¸¦ Ãà¼Ò½ÃÅ°´Â °ÍÀÌ´Ù. ÇÏÁö¸¸ ÀÌ ¹æ½ÄÀº ¸¹Àº ºñ¿ëÀ» ¿ä±¸ÇÑ´Ù. 90nm ¸¶½ºÅ© ºñ¿ëÀº ¾à 1¹é20¸¸ ´Þ·¯¿¡ ´ÞÇÑ´Ù."¶ó°í ¸»Çß´Ù. ÀÌ¿¡ ¹ÝÇØ ´ëºÎºÐÀÇ ±¸Á¶È­ ASIC ¸¶½ºÅ© ¼¼Æ®´Â Ç¥ÁØ ÄÚ¾îÀ̱⠶§¹®¿¡ ´Ù¸¥ ¸î¸î IC ¼³°èÀÚµé °£¿¡ ºñ¿ëÀ» ºÐ»ê½Ãų ¼ö ÀÖ´Ù´Â ÀåÁ¡ÀÌ ÀÖ´Ù.

µÎ ±â¼ú ¸ðµÎ ¼ºÀå ¿©Áö´Â ¸¹¾Æ

Á¦Á¶ ´Ü°è¿¡¼­ ±¸Á¶È­ ASIC°ú FPGA °£ÀÇ Â÷ÀÌ´Â ¾ø´Ù. ½ÉÁö¾î ¸¶½ºÅ©µµ °°´Ù. Â÷ÀÌÁ¡Àº °í°´µéÀÌ À̸¦ »ç¿ëÇÏ´Â ¹æ½ÄÀÌ´Ù. ASICÀº Áï½Ã Ç÷¯±× ÀÎÀÌ °¡´ÉÇÏÁö¸¸ FPGA´Â »ç¿ë Àü¿¡ ÇÁ·Î±×·¡¹ÖÀÌ Çʼö´Ù. FPGA´Â ´Ù¸¥ ¾ÖÇø®ÄÉÀ̼ǿ¡ ÀûÇÕÇϵµ·Ï ÇÁ·Î±×·¡¹ÖÇÏ´Â °æ¿ì¿¡ º¸´Ù À¯¿¬ÇÏÁö¸¸ ASICÀÇ °æ¿ì¿¡´Â ¼³°è ¸ñÀû¿¡ ¸Â°Ô »ç¿ëÇØ¾ß ÇÑ´Ù.

ÇÏÁö¸¸ ¸ðµç ÀÏ¿¡´Â Àå´ÜÁ¡ÀÌ ÀÖµíÀÌ FPGA´Â ¿©ÀüÈ÷ ±¸Á¶È­ ASIC¿¡ ºñ±³ ¸¹Àº ÀåÁ¡À» °®°í ÀÖ´Ù. ¿ì¼± FPGA ¸¶½ºÅ© ¼¼Æ®´Â »ý»ê¿¡ ¾à 6°³¿ùÀÌ ¼Ò¿äµÇÁö¸¸ ±¸Á¶È­ ASICÀÇ °æ¿ì¿¡´Â ¾à 10°³¿ùÀÌ °É¸°´Ù. ¶ÇÇÑ IC¿¡¼­ ¼öÁ¤»çÇ×ÀÌ ¹ß»ýÇÒ °æ¿ì, FPGA¸¦ È°¿ëÇÏ¸é ±¸Á¶È­ ASIC¿¡¼­Ã³·³ ¸¶½ºÅ© ºñ¿ëÀÌ Ãß°¡·Î ¹ß»ýÇÏÁö ¾Ê´Â´Ù´Â °ÍÀÌ´Ù.

±¸Á¶È­ ASICÀº 6°³¿ù Àü¸¸ Çصµ ºÒ¿îÇÑ IC ¼³°è/»ý»ê ¸ðµ¨·Î º¸¿©Á³´ø »óȲ¿¡ »õ·Î¿î È°·ÂÀ» ºÒ¾î³Ö°í ÀÖ´Ù. ICÀÇ Ãʱ⠸¶½ºÅ© ¼¼Æ®ÀÇ ³ôÀº ¿ø°¡¿Í °¢°¢ÀÇ ¼öÁ¤¿¡ ÇÊ¿äÇÑ Ãß°¡ÀûÀÎ ¸¶½ºÅ© ¼¼Æ® ºñ¿ëÀº ÀÎÅÚ °°Àº ´ë±Ô¸ð ¾÷ü¸¦ Á¦¿ÜÇÑ ¸ðµç ¾÷üµé¿¡°Ô °úµµÇÑ °ÍÀ̾ú´Ù. ¹Ý¸é FPGA´Â ÀÌ·¯ÇÑ ¾÷üµé »çÀÌ¿¡¼­ ¾ÆÁ÷ »ý¸íÀ» À¯ÁöÇØ¿À°í ÀÖ´Ù. FPGA´Â ¼¼°è °¢±¹¿¡ Á¸ÀçÇÏ´Â ´Ù¾çÇÑ ÈÞ´ëÆù Ç¥ÁصéÀ» ¼ö¿ëÇÒ ¼ö ÀÖÀ» ¸¸Å­ °ÅÀÇ Áï½ÃÀûÀ¸·Î ÇÁ·Î±×·¡¹Ö °¡´ÉÇϱ⠶§¹®¿¡ ÈÞ´ëÆù ¾÷°è¿¡¼­ Æø ³Ð°Ô »ç¿ëµÇ°í ÀÖ´Ù.

µ¥À̺ø ¹ßµåÀ©(David Baldwin)

À¥»çÀÌÆ®:

<!-- source url=http://www.neakorea.co.kr/article_view.asp?seno=1793 -->
<!-- Article in English=http://neasia.nikkeibp.com/nea/200309/cmpo_263825.html -->

 

  Send to a colleague | Print this document