Leopard Logic's FAQs

1. Who is Leopard Logic?
2. What is Gladiator CLD?
3. What are the target markets and applications?
4. What is HyperBlox FP?
5. What is HyperBlox MP?
6. What is ToolBlox?
7. What are the key customer benefits of Gladiator CLD?
8. What are the advantages of Gladiator CLD compared to FPGAs?
9. What are the advantages of Gladiator CLD compared to ASICs?
10. What are the advantages of Gladiator CLD compared to Structured ASICs or Gate Arrays?
11. How does the Gladiator design flow work?
12. How do I partition between HyperBlox MP and FP?
13. What are system gates?
14. How can I prototype my design?
15. How does the manufacturing work?
16. Why is embedded FPGA required?
17. What are the key technology differentiators?

1. Who is Leopard Logic?
레오파드 로직社는 Configurable Logic Device (CLD)의 새로운 종류인 글래디에이터 CLD™를 제작하는 팹리스(Fabless) 반도체 회사이다. 그들만의 특허기술은 기존 프로그래머블 로직들의 구조를 뛰어넘는 현저한 진보를 의미한다. 이 디바이스는 현재 네트워킹, 스토리지, 무선관련 디자인들이 요구하는 성능, 소비전력, 가격측면의 요구사항들을 모두 만족시키는 효과적인 비용절감 솔루션이다.

2. What is Gladiator CLD?
글래디에이터 CLD는 아직 널리 알려지지는 않았지만, 저가격에 FPGA와 ASIC의 장점을 결합한 Configurable Logic Device 제품군이다. 미리 준비된 웨이퍼상에 설계자들은 마스크-프로그래머블 (mask-programmable: MP) 부분에 고속동작이 요구되는 핵심 로직들을 구현할 수 있다. 레오파드 로직社로 사용자가 생성한 비아 데이터(Via Data)를 보낸후, 첫 번째 샘플은 수주안에 설계자에게 제공된다. 이러한 공정단계는 일반 디바이스를 고객이나 시장에서 요구하는 특정 디바이스로 변환하는 것이기 때문에 "자유 시장 경제로의 전환 (marketization)"으로 이해될 수 있다. 최소한의 마스크와 공정단계로 인해, 이러한 공정에서 요구되는 NRE(Non-Recurring Engineering)비용은 전통적인 셀기반 ASIC보다 훨씬 더 저렴하다.

3. What are the target markets and applications?
글래디에이터의 시장은 ASIC/ASSP와 FPGA 시장간 갭이 벌어지는 곳이다. 초기 수요처에는 단기간에 가격 경쟁력을 갖춘 ASIC / FPGA 솔루션이 요구되는 Access/Edge 네트워킹, SAN, 무선 인프라등이 포함된다. 구체적인 애플리케이션으로는 유연성을 갖춘 브릿지/Framer, 또는 I/O 프로세서들과 고성능 DSP 엔진부분들이 있다.

4. What is HyperBlox FP?
HyperBlox™ FP 구조는 레오파드 로직의 지적자산인 HyperRoute™ FPGA 기술에 기반을 두고 있다. 이는 업체 최초로 완전한 계층구조로 멀티플렉서 기반의 점대점 상호연결 구조를 이용한다. 이 기술은 기존의 FPGA 구조와 비교해서 발군의 속도, 이용도, 타이밍 예측, 및 신뢰성 예측을 가능하게 한다. HyperBlox FP은 SRAM 기반으로 표준화된 과정을 이용하므로 추가적인 처리단계가 필요치 않다.

5. What is HyperBlox MP?
HyperBlox MP 부분은 HyperBlox FP와 동일한 로직셀 구조를 사용한다. 다만, SRAM 구성이 HyperVia™라고 불리는 단일계층 비아마스크 (single-layer via-mask) 구성으로 대치되는 차이만 있다. 이 기술은 비약적인 집적도뿐만 아니라 개선된 성능과 훨씬 낮은 전력소비도 제공한다.

6. What is ToolBlox?
ToolBlox™ 개발도구는 설계자들이 글래디에이터 CLD에다가 RTL수준의 설계를 빠르게 합성(Synthesize)하고 배치(Layout)할 수 있도록 손쉽게 사용할 수 있는 파티션 편집기, 논리합성기, 레이아웃 도구등으로 구성되어있다. 쉬운 사용의 핵심은 업계 표준으로 통용되는 ASIC 설계도구들과의 통합을 의미한다. 시높시스®(Synopsys®)社와 멘토그래픽스®(Mentor Graphics®)社의 논리합성 제품과 검증 소프트웨어들이 레오파드 로직에 특화된 라이브러리들과 스크립트들을 지원하고 있다. 이 스크립트들은 설계 담당자자가 작성한 원본 RTL 디자인의 영역분할을 하는데 도움이 된다. 그리고 기타 스크립트들도 글래디에이터 CLD 내부 레이아웃의 자동화 과정에 도움을 준다.

7. What are the key customer benefits of Gladiator CLD?
글래디에이터 CLD는 업계 최초의 하이브리드 ASIC/FPGA 플랫폼으로서, 다음과 같은 고유한 이점을 제공한다:

• ASIC보다 훨씬 낮은 NRE 비용과 FPGA보다 상당히 저렴한 칩 가격의 조합
• 내장된 FPGA 구조를 통해 이루어지는 필드-업그레이드
• 수개월이 소요되는 전통적인 ASIC에 비해 단지 몇 주만에 주문할 수 있는 빠른 총 처리시간
• 완전 주문형 제어방식에 비해 빠르고 완벽한 Timing Closure가 가능한 편리한 설계방법

8. What are the advantages of Gladiator CLD compared to FPGAs?
FPGA를 능가하는 주된 장점은 HyperBlox MP 구조가 제공하는 고집적도에 인해 현저하게 낮아지는 제품단가이다. 추가적으로 글래디에이터 CLD는 500MHz까지 가능한 발군의 성능, 최대 2500만 시스템 게이트, 그리고 FPGA에 비해 훨씬 낮은 전력소모를 지원한다.

9. What are the advantages of Gladiator CLD compared to ASICs?
ASIC과의 비교시 주된 장점으로는 $50,000정도로 매우 낮은 NRE (ASIC의 경우 $750,000)와 짧은 타임-투-마켓(Time To Market)을 들 수 있다. 또한, ASIC은 매우 고가인 설계 소프트웨어와 일반적으로 18~24개월이 소요되는 매우 긴 설계주기가 요구된다. 글래디에이터는 저가의 소프트웨어를 사용하고 빠른 설계 및 제조주기를 실현한다. HyperBlox FP 부분은 즉각적인 재구성 기능과 네트워킹, 무선관련 제품군에서 중요 요구사항인 현장 업데이트를 지원한다.

10. What are the advantages of Gladiator CLD compared to Structured ASICs or Gate Arrays?
글래디에이터는 게이트 어레이에 비해 다음과 같은 중요한 장점을 제공한다:

• 칩 벤더에 의해 이루어지는 긴 후처리 공정을 제거하여, 설계담당자에게 빠른 Timing Closure를 보장한다.
• 모든 클럭 자원과 라우팅 자원들은 이미 규격화 및 정형화 되어 있어서, 상호간섭과 기타 타이밍상의 문제점들을 제거해 준다.
• 단일계층 마스킹 기술은 기존 게이트 어레이의 3~5계층 마스킹 기술에 비해 최소한의 NRE와 짧은 전체처리시간이 장점이다.

11. How does the Gladiator design flow work?
설계방법은 사전에 설치되어있는 설계 툴의 하부구조와 기존 RTL수준에서의 방법론과 연동되어 간단한 논리합성 절차를 유지한다. 이는 사용자들이 하루만에 결과물을 얻을 수 있다든지, 기존 IP의 재사용을 한다든지, 아니면 써드파티 자원의 적합성을 타진하는 등의 일을 가능케 한다. ToolBlox 소프트웨어가 완벽한 Timing-Closure 기능을 저가격에 제공함에 따라, 글래디에이터는 배선이나 상호간섭의 분석등에 사용되는 고가의 백엔드(Backend) 소프트웨어가 필요치 않다.

12. How do I partition between HyperBlox MP and FP?
기본적으로 전체 디자인은 MP 구조에 배치되어 낮은 소비전력과 최적의 성능을 제공한다. 물론 개별적인 모듈들을 FP 구조에 배치하기 위한 태그(Tag) 처리도 가능하다. FP 구조에는 설계기간 내내 또는 그 이후에도 변경될 가능성이 높은 위험부담이 있는 디자인, 보안 관련 블록, I/O 인터페이스등을 구현하는데 이상적이다. ToolBlox 소프트웨어는 적절한 부분에 자동적으로 분할하고 합성하는 스크립트 시스템이 포함되어 있다.

13. What are system gates?
"System gates"의 정확한 의미는 각 업체마다 각자 자신들만의 기준을 적용하기 때문에 명확하지 않다. 글래디에이터 CLD6400 디바이스는 Virtex-II 6000보다 좀더 많은 로직 자원과 동일한 용량의 메모리를 제공한다. 각각의 글래디에이터 코어 셀(MP또는 FP)은 하나의 4-LUT(4입력 룩업테이블)와 플립플롭, 그리고 몇몇 추가로직 게이트를 제공한다. 각 셀은 12 ASIC gate 또는 96 System gate (메모리 포함)로 계산한다.

14. How can I prototype my design?
글래디에이터 CLD는 1,000개부터 100,000개까지의 수량범위내에 드는 제품군이 타겟이다. 그렇지만, FPGA가 프로토타입 제작에 효과적으로 사용되어 질 수 있듯이, 일반적인 FPGA의 기본구조와 동일한 글래디에이터의 LUT기반 기본구조도 FPGA 설계를 글래디에이터로 변환하는데 있어 손쉬운 변환이 가능하다.

15. How does the manufacturing work?
사용자가 디자인의 시작부터 끝까지의 모든 제어권을 가지고 있다. ToolBlox의 P&R 소프트웨어는 HyperBlox MP부분에 적용될 비아 맵(Via Map)을 생성한다. 이 비아 맵을 레오파드 로직社에 보내주면, 그 데이터는 마스크를 만들기 위해 사용하는 GDSII 형식의 파일로 자동 변환된다. 그리고나서 그 마스크는 주문형 웨이퍼의 처리공정을 마감하는데 사용한다. 대부분의 공정이 마무리되고, 약 4주 후에 샘플 디바이스가 고객에게 전달된다. 샘플을 전달받은 사용자는 언제든지 ToolBlox 소프트웨어를 사용하여 비트스트림 데이터를 생성한 후 HyperBlox FP 부분을 구성할 수 있다.

16. Why is embedded FPGA required?
단계적으로 점점 늘어나는 비용과 복잡도 문제는 공정기술이 나노미터 시대로 이동해감에 따라 내장형 FPGA의 수요를 이끌어내고 있다. 시스템 업체는 자신들의 제품에 새로운 가치와 차별성을 실현하기 위해 유연한 칩 레벨 솔루션을 요구한다. 레오파드 로직은 현재 프로그래머블 로직 부분에서의 기술적 수준보다 현저한 진보를 이룩한 새로운 디바이스의 제공측면에서, 또 가격, 용량, 소비전력, 성능면에서는 FPGA에, 고비용 NRE와 단기간에 이익의 창출면에서는 ASIC에 대항하는 제품을 공급한다는 면에서 이러한 고객의 요구들을 만족시킬 수 있다.

17. What are the key technology differentiators?
레오파드 로직은 현재 나노미터급의 기술에서 요하는 Scaling, Reliability, Manufacturability를 모두 만족시켜 준다. 레오파드 로직社의 특허기술의 토대는 HyperRoute 연결구조와 HyperVia 마스크 프로그래머블 기술의 큰 발전에 기반한다. 이 기술은 HyperBlox FP와 HyperBlox MP구조의 기초를 형성한다. 상호연결방식은 Configurable Logic의 성능, 소비전력, 유용성등을 결정하는 매우 중요한 요인이다. 마스크-프로그래머블과 필드-프로그래머블 기술의 조합은 경쟁사 대비 독특하면서 지속적인 장점을 제공한다.